Carlo Veri - Progettazione di un ASIC analogico mediante Cadence-Virtuoso Progettazione di un ASIC analogico mediante Cadence Virtuoso To view this video please enable JavaScript, and consider upgrading to a web browser that supports HTML5 video
